Skip to content

cxmt_dram.md

Latest commit

 

History

History
106 lines (84 loc) · 18.2 KB

cxmt_dram.md

File metadata and controls

106 lines (84 loc) · 18.2 KB
Raw

CXMT DRAM PN 规则

采集日期：2026-05-12；更新日期：2026-07-13

本页记录 CXMT 独立 DRAM 颗粒与可识别 die/封装标记的 PN 结构。DDR4 与 LPDDR4X 主要来自数据手册；DDR5 与先进制程字段允许使用“外部料号表 + 官方产品线 + 拆解/行业制程资料”的规则推断。推断依据写在文档中，公开字段只输出规范化后的节点和值，不写入来源或可信度状态。

外部资料

iTXTech fdnext DecodePack 范围

  • 规则文件：packages/core/src/decodepack/rules/packs/cxmt-dram-token.json
  • 规则 ID：vendor.cxmt.dram.ddr4.component.v1、vendor.cxmt.dram.ddr5.component.v1、vendor.cxmt.dram.lpddr4x.component.v1、vendor.cxmt.dram.lpddr5.component.v1、vendor.cxmt.dram.lpddr5.cdtq-process-alias.v1
  • 当前覆盖：
    • DDR4：CXDQ3BFAM-*、CXDQ3A8AM-*、CXDQ4A8AM-*、CXDQ4BFAM-* 同类编码段结构
    • DDR5：CXDR4E4BM-*、CXDR4E8BM-*，按 CXDR + density + organization + package + -speed/temp + optional revision 推断
    • LPDDR4X：CXDB3ABAM-*、CXDB4ABAM-*、CXDB4CBAM-*、CXDB5CBAM-*、CXDB5CCAM-*、CXDB5CCBM-*、CXDBCCCDM-*、CXDB6CCDM-*、CXDBDCCCM-* 同类编码段结构
    • LPDDR5/LPDDR5X：CXDC/CXDD + density + layout + suffix 局部编码段；CDTQ 封装/die 标记别名用于输出 G3 / 12Gb die 信息

PN 结构

DDR4：

CX + D + Q + density + package type + bit organization + voltage + material/version + -temp/speed + optional die revision

LPDDR4X：

CX + D + B + density + package type + io/ch/cs + stack/voltage + material/version + -temp/speed + optional product version

DDR5：

CX + D + R + density + organization + package + -temp/speed + optional revision

LPDDR5 封装/die 别名：

CDTQ

LPDDR5/LPDDR5X 芯片：

CXD + family + density + layout + -suffix

输出约定

  • DDR4 2 输出 4Gb，3 输出 8Gb，4 输出 16Gb；封装类型 A/B 输出 78 球 / 96 球 FBGA；位组织 8/F 输出 x8 / x16；后缀拆为温度 C/I/W 与速度 Q/J/G。2:G 组合输出 DDR4-2400；其余已确认的 Q/J/G 分别输出 2666 19-19-19、3200 22-22-22、2666 18-18-18。
  • DDR4 最终修订版 A/M 输出 die_revision；最终 M 或 16Gb DDR4 结构推断 process_node = CXMT G3 / 18nm-class。
  • DDR5 CXDR4E4BM-CR/CS-A 输出 16Gb x4、82 球 FBGA，CXDR4E8BM-CR/CS-A 输出 16Gb x8、82 球 FBGA；CR/CS 分别输出 DDR5-4800/5600，process_node = CXMT G4 / 16nm-class。
  • LPDDR4X 3/4/5/6/B/C/D 分别输出 8/16/32/64/24/48/96Gb；封装类型 A/C 当前均输出 200 球 FBGA，不根据精确主体补推尺寸；配置 A/B/C 当前均输出 x32；BAM 输出 2 dies, 1 CS，CAM 与 CBM 输出 4 dies, 2 CS，CCM 输出 6 dies, 2 CS，CDM 输出 8 dies, 2 CS。D:CCM 组合输出 CXMT G4，其余既有组合继续按已确认映射输出。
  • LPDDR4X 的封装类型与 config + stack + material/version 拓扑组合分别判定；封装类型已知但拓扑组合未知时保留 FBGA-200，省略 dram_die_count / cs_count。
  • LPDDR4X 后缀拆为温度 M/E 与速度 J/K/L/A，其中 M=-25°C~85°C、E=Automotive -40°C~105°C、K=3733Mbps、L/A=4266Mbps；最终 A/B/M 是产品版本，不进入公开字段。
  • CXDC 保守输出 LPDDR5，CXDD 输出 LPDDR5X；容量 C/D/7 分别输出 48Gb/96Gb/128Gb，已确认布局组合输出 x32/x64 与 315/496 球。后缀的速度、温度与 die 拓扑尚未确认，因此不猜测。
  • CDTQ 输出 LPDDR5、96Gb 封装、12Gb die、dram_die_count=8、process_node = CXMT G3 / 18nm-class；没有 CS 资料时不输出 cs_count。
  • 后缀不存在时不输出速度/温度。
  • GDDR 当前只作为资料缺口记录，不进入 iTXTech fdnext DecodePack；LPDDR5X 尚未确认的后缀与 die 拓扑继续等待公开 PN 编码段表或更多一致样本。

历史资料补全记录

以下为当时的采集/实施记录；具体编码段定义以本页对应章节为准。

  • 2026-05-18 根据 CXMT DDR4 / LPDDR4X 订购编码截图细化 CXDQ 与 CXDB 编码段：DDR4 速度输出 2666/3200 时序，LPDDR4X 后缀拆为温度 + 速度，WG 无最终 die 版本时不再输出 die 修订版，并把 CXDQ3A8AM-WG 加入 dram-pn.json。
  • 2026-07-11 LPDDR5X 仅更新候选范围；其后实施状态由本文维护。
  • 2026-07-12 根据 Rockchip DDR 兼容清单的两个 CXDC 样本与 CSEKER 的 CXDD 样本，新增 CXMT LPDDR5/LPDDR5X 系列、容量、布局/封装局部编码段；完整 PN 只进入搜索资源和测试用例。