Skip to content

samsung_dram.md

Latest commit

 

History

History
183 lines (152 loc) · 28.9 KB

samsung_dram.md

File metadata and controls

183 lines (152 loc) · 28.9 KB
Raw

Samsung DRAM PN 规则

采集日期：2026-05-13；更新日期：2026-07-11

本页记录 Samsung 独立 DRAM 颗粒的 PN 结构。规则维护遵循 PN 编写规范；- 后缀缺失时仍保留可由主结构确认的容量、位宽、die/CS 以及主结构内的封装信息，只省略必须依赖后缀的封装、速度、温度等字段。

外部资料

iTXTech fdnext DecodePack 范围

  • 规则文件：packages/core/src/decodepack/rules/packs/samsung-dram-token.json
  • 规则 ID：vendor.samsung.dram.ddr3.component.v1、vendor.samsung.dram.legacy_standard.component.v1、vendor.samsung.dram.standard.component.v1、vendor.samsung.dram.ddr5.component.v1、vendor.samsung.dram.lpddr1.component.v1、vendor.samsung.dram.lpddr4_ordering.component.v1、vendor.samsung.dram.lpddr.component.v1、vendor.samsung.dram.legacy_gddr.component.v1、vendor.samsung.dram.gddr.component.v1
  • 当前覆盖：
    • SDR / DDR：K4S/K4H/K4T/K4B/K4A，覆盖 SDR、DDR、DDR2、DDR3、DDR4。
    • DDR5：K4R，当前落地 AH/HE/BH 容量编码段。
    • LPDDR：K4X/K3P/K3Q/K4F/K4U/K3L/K3K，覆盖 LPDDR、LPDDR2、LPDDR3、LPDDR4、LPDDR4X、LPDDR5/5X 的已确认编码段。
    • 封装式 LPDDR4X：K3U，覆盖官网/可信产品表确认的容量与后缀封装编码段。
    • 图形存储 DRAM：K4D/K4N/K4J/K4U/K4W/K4G/K4Z/K4V，覆盖 GDDR、GDDR2、GDDR3、GDDR4、Samsung 图形存储 gDDR3/SDDR3、GDDR5、GDDR6、GDDR7 的结构化容量/组织结构/封装/速度编码段。

PN 结构

标准 DDR/SDR：

legacy SDR/DDR/DDR2/DDR3: K4 + family + density + width + bank + interface + revision + -package/temp/speed
DDR4: K4 + family + density + optional unit + width + package + revision + -suffix-package/temp/speed

DDR5：

K4R + density-code + width + bank + voltage + die-revision + -suffix-package/temp/speed

LPDDR：

LPDDR1: K4X + density + bit organization + bank + interface + revision + -package/temp/speed
LPDDR4/4X ordering: K4 + F/U + density/refresh + organization + bank + interface/voltage + generation + -package/temp/speed
LPDDR2+: K + family + density/stack token + package token + -suffix-package/temp/speed

GDDR：

legacy: K4 + family + density-code + width + org token + package token + -speed-prefix/temp/speed-grade
modern: K4 + family + density token + 325 organization token + package token + -suffix-prefix/temp/speed-grade

输出约定

  • Samsung 官方站点地图现已公开 4 个 HBM3 与 2 个 HBM3E 颗粒级 PN 页面；HBM3 页面确认 KHBA84A03C-MC1H 为 16GB、MPGA、x1024、6.4Gbps，产品矩阵还确认 84/C4 分别是 8Hi 16GB / 12Hi 24GB。HBM3E 官方页确认当前 12 层 产品为 36GB、9.2Gbps，完整 PN 页面和外部产品表交叉确认 84/C4 分别为 8Hi 24GB / 12Hi 36GB。来源： https://semiconductor.samsung.com/dram/hbm/hbm3/khba84a03c-mc1h/、 https://semiconductor.samsung.com/dram/hbm/hbm3e/。

  • Samsung 历史 HBM 产品矩阵还公开 HBM2 Flarebolt/Aquabolt 与 HBM2E Flashbolt 的颗粒 PN、容量、MPGA、x1024 和速度档位。规则按 KHA/KHAA/KHBA/KHBB 系列、堆叠/容量、产品系列、封装与速度编码段分段解析：未知的 堆叠/产品组合仍保留 Samsung HBM 类型，但不拼接单独已知编码段猜容量。 22 个已确认完整 PN 只进入 dram-pn.json 和测试用例，不作为解码器查找。 产品矩阵镜像：https://www.samsung.glochip.com/pd.jsp?fromMid=352&id=24&recommendFromPid=0。

  • 可确认的堆叠 LPDDR 编码段拆成 dram_die_count 与 cs_count 输出，例如 K3QF1... 输出 dram_die_count=2、cs_count=1，不再把 DDP/QDP/ODP 作为公开表述。

  • K4X LPDDR1 从位组织输出可确认的 CS / 布局信息；物理 die 数输出 dram_die_count，CS 输出 cs_count，2 CKE、JEDEC/Flexframe 堆叠布局等信息放 special_option。

  • K4W 输出 DRAM Type = DDR3，并用 DRAM Generation = Samsung graphics gDDR3/SDDR3 标注其不同于普通 K4B DDR3 命名线。

  • 图形存储选型指南的基础 PN 行可以确认封装/电压/组织，但速度档位不等同于 PN 尾缀；无 -speed 尾缀时不得输出 dram_speed。表中 GDDR1 行在公开 DRAM Type 中统一输出为 GDDR。

  • 标准 DDR/GDDR 颗粒在数据手册或官方页面确认单颗 die / 单 CS 语义时输出 dram_die_count=1、cs_count=1；DDR3/DDR4 后缀封装类型表达 DDP/QDP 等堆叠封装但没有 CS 信息时只输出 dram_die_count，不补 cs_count。

  • 旧版 SDR / DDR / DDR2 / DDR3 只有后缀封装映射已命中时才保留单 die / 单 CS 默认值；未知或缺失封装编码段不补拓扑。

  • Samsung 标准 SDR / DDR / DDR2 / DDR3 / DDR4 主结构里的最后一位修订版编码段输出为 die_revision = "<token>-die"，例如 K4B...I 输出 I-die、K4A...WB 输出 B-die。

  • Samsung DDR4 K4A...5W... 主结构输出 bank_count=16、interface_type=POD (1.2V VDD/VDDQ) 与 solder_type=Lead-Free and Halogen-Free；这些来自主结构编码段，不依赖完整 PN 白名单。

  • Samsung DDR3 / DDR3L / DDR4 的 dram_speed 按产品指南速度编码段输出完整 CL / tRCD / tRP 时序，例如 DDR3-2133 14-14-14、DDR3L-1866 13-13-13、DDR4-3200 22-22-22；RB/TC/WD/YF/AE 这类 DDR4 替代时序编码也按订购信息保留对应时序。

  • Samsung DDR5 完全遵守 Samsung DRAM 主结构拆分：AH/HE/BH 是容量，04/08/16 是位宽，5/6 分别是 16 / 32 存储体，V 是 VDD/VDDQ = 1.1V 且 VPP = 1.8V，末位 B/M 等是 die 修订版；- 后缀中的第一位 B 与 DDR3/DDR4 后缀封装编码段定义一致，输出单 die 语义。QK/WM 速度编码段按订购编码表输出完整 CL / tRCD / tRP 时序。

  • Samsung DDR3L 仍按标准化 dram_type=DDR3 输出，低电压由 dram_voltage=1.35V VDD 与 DDR3L-* 速度标签表达；Y/M 温度/功耗编码段输出常规功耗，K 编码段输出 1.35V 并把 Reduced Standby 放入 special_option；不新增公开 temp_code / power_code。

  • Samsung DRAM - 后缀按编码段拆解：标准 DDR/DDR5 为后缀封装 / 温度 / 速度，LPDDR 为后缀封装 / 温度 / 速度，GDDR 为速度-前缀 / 温度 / 速度-等级；规则不以 BCIF、MCRC、MGCL、SC32 这类完整尾缀作为整体枚举键。

  • 标准 DDR/DDR5 的后缀封装编码段、LPDDR1 的位组织编码段、旧版 GDDR 的封装编码段未命中厂商表时，即使主结构还能确认公开封装，也不补 dram_die_count=1 / cs_count=1；已知编码段未指定堆叠时继续使用单 die / 单 CS 默认值。

  • 现代 GDDR 的封装编码段只对已确认的 G:FB、Z:BC/BM、V:ZC 组合输出单 die / 单 CS；未知组合即使系列仍能确认 FBGA 球数，也省略拓扑。

  • Config Code 只保留结构主配置，例如 8G08、AH08、3QF1、263238、52324、80325，不把完整 PN 或完整基础编码当配置码。

  • K4G 系列继续按 GDDR5 规则处理；即使个别 Product Selection Guide 表格把 K4G... 行放在 DDR3 芯片区域，也不能让 DDR3 规则以更高优先级覆盖 K4G 的系列语义。

  • K4U 同时存在 LPDDR4X 与旧版 GDDR4 编码线；当 PN 命中 K4U + density refresh + organization + bank + LVSTLE_06 + generation 订购编码结构时，LPDDR4X 规则优先于旧版图形存储 K4U52324Q 规则。

DDR4 封装堆叠

Samsung DDR4 芯片 PN 的后缀第一位是封装类型：B 表示 倒装芯片 FBGA，M 表示 FBGA DDP。规则只从封装类型输出 die 数；CS / rank 不再由封装类型自动推断。

封装类型 PN 系列 输出 来源等级
M K4A...-M... dram_die_count = 2, special_option = DDP 产品指南封装编码段
2 / 3 标准 DDR 后缀 dram_die_count = 2, special_option = 2H TSV / 2H 3DS 封装编码段
4 / 5 标准 DDR 后缀 dram_die_count = 4, special_option = 4H TSV / 4H 3DS 封装编码段

仍不按 AG 或 K4AAG... 基础 PN 单独推断 DDP；必须后缀封装类型为 M。例如同为 AG08 的 B... 后缀仍按普通 FBGA 处理。若外部资料只说明 DDP/QDP 而未稳定暴露 CS，公开结果保留 dram_die_count，省略 cs_count。

大容量配置

高容量编码段只用于容量 / 位宽 / 封装 / 速度解析；除非数据手册或官方资料明确 die/rank/CS，不因为容量高或后缀相似就新增 dram_die_count 推断。

产品线 编码段 / 键 示例 输出
DDR4 BG08 K4ABG085WA-MCWE 32Gb, x8, 78-ball FBGA, DDR4-3200, dram_die_count = 2
DDR4 BG16 K4ABG165WB-MCWE 32Gb, x16, 96-ball FBGA, DDR4-3200, dram_die_count = 2
DDR5 AH04 / AH08 / AH16 K4RAH046VB-BCQK / K4RAH086VB-BCQK / K4RAH165VB-BCQK/BCWM 16Gb, x4/x8/x16, AH04/AH08 = 82-ball FBGA, AH16 = 106-ball FBGA, 5/6 = 16/32 banks, DDR5-4800/5600
DDR5 HE08 / HE16 K4RHE086VB-BCWM / K4RHE165VB-BCWM 24Gb, x8/x16, DDR5-5600 46-45-45
DDR5 BH04 K4RBH046VM-BCWM 32Gb, x4, 78-ball FBGA, DDR5-5600 46-45-45
LPDDR4X 4U6E3S4AA + 后缀 MGCL K4U6E3S4AA-MGCL 16Gb, x32, 1 die, 2 channels, LVSTLE_06, 200-ball FBGA, LPDDR4X-4266
LPDDR4 4F6E30 + 后缀 MGCJ K4F6E304HB-MGCJ 16Gb, x32, 2 CS, 2 channels, LVSTL_11, 200-ball FBGA, LPDDR4-3733
LPDDR4 4F8E3S + 后缀 MGCL K4F8E3S4HD-MGCL 8Gb, x32, 1 die, 2 channels, LVSTL_11, 200-ball FBGA, LPDDR4-4266
LPDDR4X 4U6E3S + 后缀 MGCL K4U6E3S4AB-MGCL 16Gb, x32, 1 die, 2 channels, LVSTLE_06, 200-ball FBGA, LPDDR4X-4266
LPDDR4X 4UBE3D + 后缀 MGCL K4UBE3D4AB-MGCL 32Gb, x32, DDP, 2 channels, LVSTLE_06, 200-ball FBGA, LPDDR4X-4266
LPDDR4X 4UCE3Q + 后缀 MGCL K4UCE3Q4AB-MGCL 64Gb, x32, QDP, 2 channels, LVSTLE_06, 200-ball FBGA, LPDDR4X-4266
LPDDR5X 3K:L3 + 后缀 K3KL3L30CM-JGCT / K3KL3L30CM-BGCU 64Gb, 后缀决定 x64/441 FBGA/7500 或 x16/496 FBGA/8533

Graphics Memory Selection Guide

该表只进入基础 PN 结构规则，不按速度档位范围推导 dram_speed：

类型 基础 PN 容量 / 组织结构 封装 电压 解码输出
GDDR4 K4U52324Q 512Mb / 16M x32 136 FBGA 1.8V / 1.8V GDDR4, 512Mb, x32, 不输出速度
GDDR3 K4J52324Q 512Mb / 16M x32 136 FBGA 1.8V / 1.8V GDDR3, 512Mb, x32, 不输出速度
GDDR3 K4J55323Q 256Mb / 8M x32 136 FBGA 1.8V / 1.8V GDDR3, 256Mb, x32, 不输出速度
GDDR2 K4N51163Q 512Mb / 32M x16 84 FBGA 1.8V / 1.8V GDDR2, 512Mb, x16, 不输出速度
GDDR2 K4N56163Q 256Mb / 16M x16 84 FBGA 1.8V / 1.8V GDDR2, 256Mb, x16, 不输出速度
GDDR1 K4D551638 256Mb / 16M x16 66 TSOPII 2.5V / 2.5V GDDR, 256Mb, x16, 不输出速度
GDDR1 K4D263238 128Mb / 4M x32 144 FBGA 2.5V / 2.5V GDDR, 128Mb, x32, 不输出速度
GDDR1 K4D261638 128Mb / 8M x16 66 TSOPII 2.5V / 2.5V GDDR, 128Mb, x16, 不输出速度

历史资料补全记录

以下为当时的采集/实施记录；具体编码段定义以本页对应章节为准。

  • 2026-05-18 根据 Samsung Product Selection Guide 1H 2017 补齐 Samsung DDR3/DDR4 完整 PN 种子，并只把 K4B8G1646Q 作为 DDR3 8Gb x16 规则补充；表中误列到 DDR3 区域的 K4G... 仍按 GDDR5 系列规则处理。
  • 2026-05-18 根据 Samsung LPDDR4/4X 订购编码图表优化 K4F/K4U 移动版 DRAM 编码段：补齐 8Gb/16Gb/32Gb/64Gb 容量、单片/DDP/QDP/2CS 组织结构、8-存储体、LVSTL_11/LVSTLE_06、代际与完整 PN 种子，并保持 K4U LPDDR4X 订购编码优先于旧版 GDDR4 K4U 规则。
  • 2026-07-11 品牌×产品线审计补入 LPDDR5X 24Gb / 新 64Gb 配置与 GDDR7-28。
  • 2026-08-27 HBM4 检索只有产品族容量、速率或营销代际，没有公开颗粒 PN/编码段分项解析。